非隔离开关电源的PCB布局考虑

简介

当你第一次为原型电源板供电时，最好的消息是它不仅可以工作，而且还可以安静而酷地运行。不幸的是，这种情况并不总是发生。

开关电源的一个常见问题是开关波形“不稳定”。有时，波形抖动非常明显，以至于可以从磁性元件中听到可听见的噪音。如果问题与印刷电路板(PCB)布局有关，则很难确定原因。这就是为什么在开关电源设计的早期阶段，正确的PCB布局是非常关键的。它的重要性怎么强调都不为过。

电源设计师是最了解最终产品中电源的技术细节和功能要求的人。他或她应该从一开始就与PCB布局设计师在关键的供应布局上密切合作。

良好的布局设计可以优化供电效率，减轻热应力，最重要的是，最大限度地减少噪声和迹线和组件之间的相互作用。为了实现这些，设计人员必须了解开关电源中的电流传导路径和信号流。下面的讨论介绍了非隔离开关电源的适当布局设计的设计注意事项。

平面设计图

电源在系统板中的位置

对于大型系统板上的嵌入式DC/DC电源，电源输出应靠近负载器件，以最小化互连阻抗和PCB走线上的传导压降，以实现最佳的电压调节、负载瞬态响应和系统效率。如果有强制空气冷却，电源也应该靠近冷却风扇或有良好的空气流动，以限制热应力。

此外，大型无源元件如电感器和电解电容器不应阻挡空气流向低轮廓，表面贴装半导体元件如功率mosfet, PWM控制器等。为了防止开关噪声干扰系统中的其他模拟信号，尽可能避免在电源下面布线敏感信号。否则，需要在电源层和小信号层之间的内部接地层进行屏蔽。

有必要指出的是，这种电源位置和板房规划应该在系统设计/规划的早期阶段就做好。不幸的是，有时人们会首先关注大系统板上其他更“重要”或“令人兴奋”的电路。如果电源管理/电源供应是最后一个考虑，并将其降级到板子上的任何空间，这当然不能确保高效可靠的电源供应设计。

图层放置

在多层PCB板上，在大电流功率元件层和敏感的小信号迹线层之间放置直流接地或直流输入输出电压层是非常理想的。接地和/或直流电压层提供交流接地，以屏蔽小信号迹线与噪声电源迹线和功率组件。

一般来说，多层PCB的接地或直流电压平面不应分段。如果分割是不可避免的，那么这些平面上的迹线的数量和长度必须最小化。走线也应与大电流流向相同的方向布线，以减少冲击。

图1a和图1c给出了开关电源用6层和4层PCB板不期望的层数排列示例。在这些例子中，小信号层被夹在大电流功率层和地层之间。这些配置增加了大电流/电压功率层和小模拟信号层之间的电容噪声耦合。为了使噪声耦合最小化，图1b和图1d显示了4层和6层PCB设计所需的层排列示例。

在这两个例子中，小信号层被地层屏蔽。重要的是，在外部功率级层旁边总是有一个接地层。最后，外部大电流功率层也需要厚铜，以最大限度地降低PCB的传导损失和热阻抗。

功率级组件布局

开关电源电路可分为功率级电路和小信号控制电路。功率级电路包括传导大电流的元件。一般来说，这些组件应该放在第一位。小信号控制电路随后被放置在布局中的特定位置。在本节中，我们将讨论功率级组件的布局。

连续和脉动电流路径-最大限度地减少高di/dt回路(热回路)中的电感

大电流走线应短而宽，以尽量减少PCB的电感、电阻和压降。这对于具有高di/dt脉动电流流的迹线尤为重要。图2标识了同步降压变换器中的连续电流和脉动电流路径。

图2 同步Buck变换器的连续和脉动电流路径

实线表示连续电流路径，虚线表示脉动(开关)电流路径。脉动电流路径包括连接到输入去耦陶瓷电容器，CHF，顶部控制场效应管，QT，底部同步场效应管，QB，及其可选的并联肖特基二极管。

图3a显示了这些高di/dt电流路径中的寄生PCB电感。由于寄生电感的存在，脉动电流路径不仅会辐射磁场，还会在PCB走线和mosfet上产生高压振铃和尖峰。为了使PCB电感最小化，这个脉动电流回路(热回路)应该被布置，使其具有最小的周长，并由短而宽的走线组成。

图3 最小化同步降压变换器的高di/dt回路面积。(a)高di/dt回路(热回路)及其寄生PCB电感器，(b)布局示例

高频去耦电容器，CHF，应该是0.1 μ F至10 μ F, X5R或X7R介质陶瓷电容器，具有非常低的ESL和ESR。高电容介质(如Y5V)可以大幅度降低电容过电压和温度。因此，这些类型的电容器不是CHF的首选。

图3b提供了buck变换器中临界脉动电流回路(热回路)的布局示例。为了限制电阻压降和通孔的数量，功率元件应放置在电路板的同一侧，电源走线应走在同一层。当需要将电源迹线路由到另一层时，在连续电流路径中选择一条迹线。当过孔用于连接大电流回路中的PCB层时，应使用多个过孔以最小化过孔阻抗。

类似地，图4显示了升压变换器中的连续和脉动电流回路(热回路)。在这种情况下，高频陶瓷电容器CHF应放置在输出侧，靠近MOSFET QB和升压二极管D。

图4 升压变换器的连续和脉动电流路径

由开关、QB、整流二极管、D和高频输出电容CHF组成的回路必须最小化。图5显示了升压变换器中脉动电流环路的布局示例。

图5 最小化升压变换器的高di/dt回路面积。(a)高di/dt回路(热回路)及其寄生PCB电感器，(b)布局示例

为了强调解耦电容CHF的重要性，图6和图7提供了一个同步降压电路的实际示例。图6a显示了使用LTC3729 2相单VOUT控制IC的双相12VIN至2.5VOUT /30A同步降压电源的布局，如图6a所示，开关节点SW1和SW2以及输出电感电流iLF1波形在空载时稳定。但如果负载电流增加到13A以上，SW1节点波形开始丢失周期。负载电流越高，问题就越严重。

图6 带噪声问题的2相2.5V/30A输出降压变换器实例(a)布局，(b) IOUT = 0A时开关波形，(c) IOUT = 13.3A时开关波形

图7显示，在每个通道的输入端增加一个1 μ F高频陶瓷电容器可以解决这个问题。它分离并最小化每个通道的热循环区域。即使最大负载电流高达30A，开关波形也很稳定。

图7 增加两个1 μ F高频输入电容解决了这个问题。(a)增加电容的布局，(b) IOUT = 0A时的开关波形，(c) IOUT = 30A时的开关波形

隔离和最小化高dv/dt开关区域

在图2和图4中，SW节点电压在VIN(或VOUT)和地之间以较高的dv/dt速率波动。该节点含有丰富的高频噪声成分，是EMI噪声的强来源。为了减小SW节点与其他噪声敏感迹线之间的耦合电容，应尽量减小SW铜面积。

然而，另一方面，为了传导高电感电流并为功率MOSFET提供散热，SW节点PCB面积不能太小。通常，最好在SW节点下方放置接地铜区，以提供额外的屏蔽。

足够的铜面积以限制功率元件的热应力

在没有外部散热器的表面安装功率mosfet和电感器的设计中，有必要有足够的铜面积作为散热器。对于直流电压节点，如输入/输出电压、电源接地，铜线面积尽量大是可取的。

多个通孔有助于进一步降低热应力。对于高dv/dt的SW节点，SW节点铜面积的适当大小是最小化dv/dt相关噪声和为mosfet提供良好散热能力之间的设计权衡。

适当的功率元件着陆模式以减少阻抗

重要的是要注意低ESR电容器，mosfet，二极管和电感器等功率元件的地(或垫)模式。图8a和图8b分别显示了不期望的和期望的功率分量土地格局的例子。

图8 功率元件的期望和不期望的土地模式。(a)功率元件垫片的不适当散热;(b)功率元件的推荐地面模式

如图8b所示，对于解耦电容，正负极通径对应尽可能靠近，以使PCB的有效串联电感(ESL)最小化。这对于低ESL的电容器特别有效。大价值低ESR电容器通常更昂贵。不适当的土地格局和糟糕的路线会降低他们的性能，从而增加总成本。一般而言，所需的接地模式可降低PCB噪声，降低热阻抗，并最大限度地减少大电流元件的迹阻抗和压降。

在大电流功率元件布局中，一个常见的错误是不恰当地使用热溢流地模式，如图8a所示。不必要地使用热地形模式增加了功率元件的互连阻抗。这导致了更高的功率损耗，并降低了低ESR电容器的去耦效应。如果通孔用于传导大电流，则必须使用足够数量的通孔以减小通孔阻抗。同样，这些过孔也不应使用热溢流。

电源之间输入电流路径的分离

图9显示了共享相同输入电压轨的多个板载开关电源的应用程序。当这些电源彼此不同步时，需要分离输入电流迹线，以避免不同电源之间的共同阻抗噪声耦合。每个电源是否有本地输入去耦电容就不那么重要了。

图9 分离电源之间的输入电流路径

PolyPhase®，单输出转换器

对于多相，单输出转换器，尽量有对称布局的每个相。这有助于平衡热应力。

布局设计示例- 1.2V/40A双相Buck变换器

图10提供了使用多相电流模式降压控制器LTC3855的4.5V到14VIN到1.2V/40A最大双相同步降压转换器的设计示例。在开始PCB布局之前，一个很好的做法是用不同的颜色突出显示大电流迹线、噪声高dv/dt迹线和敏感的小信号迹线的原理图迹线，这样PCB设计人员就能理解这些迹线之间的区别。

图10 双相1.2V/40A最大LTC3855 Buck转换器

图11显示了该1.5V/40A电源的功率组件层的功率级布局示例。在这个图中，QT是顶部控制MOSFET, QB是底部同步FET。可选的QB足迹被添加到甚至更多的输出电流。固体电源接地平面层位于功率组件层的正下方。

图11 双相单vout Buck变换器功率级布局实例

控制电路布局

控制电路的位置

控制电路应远离噪声开关铜区。对于降压变换器，控制电路最好靠近VOUT +侧，而对于升压变换器，控制电路靠近VIN +侧，因为功率迹线携带连续电流。

如果空间允许，将控制IC定位在距离功率mosfet和电感较小的距离(0.5-1″)，这些都是有噪声和热的。然而，如果空间限制迫使控制器位于功率mosfet和电感器附近，则必须特别注意将控制电路与有接地面或迹线的功率组件隔离开来。

信号地和电源地的分离

控制电路应该与功率级接地有一个单独的信号(模拟)地岛。如果控制器IC上有单独的信号接地(SGND)和电源接地(PGND)引脚，则应分开走线。对于集成了MOSFET驱动器的控制器IC, IC引脚的小信号部分应该使用SGND，如图12所示。

图12 控制器IC的解耦电容器与接地分离

SGND和PGND之间只需要一个连接点。建议将SGND返回到PGND平面的洁净点。这两个接地可以通过在控制器IC下面连接两个接地线来实现。图12显示了LTC3855电源的首选接地分离。在本例中，IC有一个暴露的地垫。它应该焊接到PCB上，以尽量减少电阻抗和热阻抗。在该地垫区域应放置多个通孔。

控制器IC的去耦电容器

控制器IC的去耦电容器应该物理上靠近它们的引脚。为了尽量减少连接阻抗，最好是将去耦电容器直接连接到引脚，而不使用通孔。如图12所示，以下LTC3855引脚的去耦电容位置应紧密:电流传感引脚、SENSE+ /SENSE -、补偿引脚、ITH、信号接地引脚、SGND、反馈分压器引脚、FB、IC VCC电压引脚、INTVCC、电源接地引脚、PGND。

最小化环路面积和串扰

分开噪声痕迹和敏感痕迹

两个或多个相邻导体可以电容耦合。一个导体上的高dv/dt电压变化会通过寄生电容器将电流耦合到另一个导体上。为了减少从功率级到控制电路的噪声耦合，必须使噪声开关迹远离敏感的小信号迹。如果可能的话，将噪声迹线和敏感迹线布线在不同的层上，内部接地层用于噪声屏蔽。

在LTC3855控制器中，以下引脚具有较高的dv/dt开关电压:FET驱动器TG, BG, SW和BOOST。以下引脚连接到最敏感的小信号节点:SENSE+ /SENSE -， FB, ITH和SGND。如果这些敏感信号走线被路由到高dv/dt节点附近，则必须在这些信号走线和高dv/dt走线之间插入接地线或接地层以屏蔽噪声。

栅极驱动轨迹

为了使栅极驱动路径中的阻抗最小化，人们希望使用短而宽的走线来布线栅极驱动信号。如图13所示，顶部FET驱动器迹线TG和SW应一起布线，环路面积最小，以减小电感和高dv/dt噪声。类似地，底部FET驱动器迹线BG应该路由到靠近PGND迹线的地方。

图13 mosfet的栅极驱动跟踪路由

如果将PGND层置于BG迹线下，则底部FET的交流接地返回电流将自动耦合在靠近BG迹线的路径上。交流电流在找到最小环路/阻抗的地方流动。在这种情况下，底部栅极驱动器不需要单独的PGND返回轨迹。最好是尽量减少门驱动程序走线所经过的层数。这可以防止门噪声传播到其他层。

电流传感跟踪和电压传感跟踪

在所有的小信号迹中，电流传感迹对噪声最为敏感。电流感应信号幅值通常小于100mV，与噪声幅值相当。在LTC3855示例中，它的SENSE+ /SENSE -迹线应该以最小间距(开尔文感测)并行布线，以最小化检测到di/dt相关噪声的机会，如图14所示。

图14 开尔文传感电流传感(a) RSENSE，和(b)电感DCR传感

此外，电流感应走线的滤波电阻和电容应尽可能放置在IC引脚附近。这提供了最有效的过滤情况下噪声注入到长感觉线。如果电感DCR电流感应与R/C网络一起使用，则DCR感应电阻R应靠近电感，而DCR感应电容C应靠近IC。

如果在跟踪到SENSE -的返回路径中使用了一个via，那么这个via不应该与另一个内部VOUT +层接触。否则，该通孔可能会传导大VOUT+电流，由此产生的电压降可能会使电流传感信号失真。避免在有噪声的开关节点(TG, BG, SW, BOOST迹线)附近布线电流传感迹线。如果可能，将接地层放置在电流感测迹线和功率级迹线层之间。

如果控制器IC有差压遥感引脚，则采用开尔文传感连接的正、负遥感引脚分开走线。

轨迹宽度选择

电流电平和噪声灵敏度是独特的特定控制器引脚。因此，需要为不同的信号选择特定的道宽。一般来说，小信号网可以较窄，并采用10至15密米宽的走线。大电流网(栅极驱动、VCC和PGND)应采用短宽走线布线。这些网的宽度建议至少为20密耳。

总结

电源设计布局清单

为了总结本文中的布局设计讨论，表1提供了图10中所示的双相LTC3855电源的示例清单。使用这样的检查表将有助于设计师确保结果是一个布局良好的电源设计。

作者简介

Henry Zhang是Linear Technology电力产品的应用工程经理。他于1994年获得浙江大学电气工程学士学位，并于1998年和2001年分别获得弗吉尼亚理工学院和弗吉尼亚州布莱克斯堡州立大学电气工程硕士和博士学位。亨利在线性技术公司工作了12年。