



1 概述

XMC8P53 为一颗低功耗高速 CMOS 工艺设计的 8 位 MCU, 采用 RISC 指令集, 共有 57 条指令, 内部有一个 1K x 13 位一次性可编程只读存储器 (OTP-ROM), 并提供了额外的 8 x 13 位代码信息位以满足用户的差异化需求。

2 特性

● MCU 配置

- 57 条指令, 13-bit 指令位宽
- 1K x 13 位片内 ROM
- 48 x 8 位片内 RAM
- 5 级堆栈用于子程序嵌套
- 电流小于 3.5mA@5V/16MHz
- 电流小于 2mA@5V/8MHz
- 电流小于 1.5mA@5V/4MHz
- 电流小于 1mA@5V/1MHz
- 典型值 1uA@休眠模式

● I/O 端口配置

- 1 组双向 I/O 端口: P6
- 6 个 I/O 引脚
- 可配置唤醒端口: P6
- 可配置外部中断: P60
- 可配置外部低电平复位: P63
- 3 个可编程下拉 I/O 引脚
- 6 个可编程上拉 I/O 引脚
- 6 个可编程开漏极 I/O 引脚

● 工作电压范围

- 2.0V~5.5V@0°C~70°C (商业级)
- 2.0V~5.5V@-40°C~85°C (工业级)

● 工作频率范围 (仅支持内部 RC 振荡模式)

IRC 频率	偏移率			
	温度	电压	制程	总计
16 MHz	±1%	±1.5%	±0.5%	±2.5%

● 外围配置

- 可编程预分频器 (同一时刻只能分配给 TCC/WDT 其中之一)
- 8 位实时时钟/计数器 (TCC), 可编程选择其信号源、触发边沿, 溢出产生中断
- 可编程看门狗定时器 (WDT)
- 上电复位和 6 档可编程低电压复位
- 指令周期: 2 时钟周期
- 程序保护位


● 3 个可用中断源

- TCC 溢出中断
- 外部中断
- 输入端口状态改变中断



3 引脚定义及应用图

3.1 脚位图



3.2 脚位说明

序号	名称	功能描述
1	5 VDD	电源正极
2	NC P65	通用 I/O 引脚 可编程上拉/漏极开路 引脚状态改变可使单片机从休眠模式唤醒
3	NC P64	通用 I/O 引脚 可编程上拉/漏极开路 引脚状态改变可使单片机从休眠模式唤醒
4	4 P63/RESET_N/VPP	通用 I/O 引脚 可复用为外部复位引脚，低电平复位 测试模式下复用为 OTP_VPP 输入引脚 可编程上拉/漏极开路（测试模式下，屏蔽该端口上拉控制信号；复用为外部复位引脚时，强制开启该端口上拉控制信号；当配置为输出引脚时固定为漏极开路输出） 作为通用 I/O 引脚时，引脚状态改变可使单片机从休眠模式唤醒
5	3 P62/TCC/CLK_OUT/CLK_TEST	通用 I/O 引脚 可复用为外部 TCC 信号输入引脚 可复用为内部 RC 时钟输出引脚（两分频输出） 测试模式下可复用为时钟测试引脚，可选择内部低功耗时钟两分频输出，或内部 RC 时钟两分频输出 可编程上拉/下拉/漏极开路 作为通用 I/O 引脚时，引脚状态改变可使单片机从休眠模式唤醒
6	1 P61/SCL	通用 I/O 引脚 测试模式下强制复用为 SCL 引脚 可编程上拉/下拉/漏极开路 作为通用 I/O 引脚时，引脚状态改变可使单片机从休眠模式唤醒
7	6 P60/INT/SDA	通用 I/O 引脚 可复用为外部中断引脚，可配置上升沿/下降沿触发中断 测试模式下强制复用为 SDA 引脚 可编程上拉/下拉/漏极开路 作为通用 I/O 引脚时，引脚状态改变可使单片机从休眠模式唤醒
8	2 VSS	电源负极



XMC8P53(文件编号: S&CIC1899)

8 位 OTP MCU 微控制器

4 订购信息

型号	ROM	RAM	堆栈	I/O	唤醒功能引脚数目	封装
XMC8P53S8	1K*13	48*8	5	6	6	SOP-8
XMC8P53S6				4	4	SOT23-6

印字说明:

第一行, XMC8P53: 芯片型号;

第二行, XXXXX: Lot Number, XX: 保留信息。



5 电器规格

5.1 极限工作参数⁽¹⁾

参数		最小值	最大值	单位
结温	T _J	-40	125	°C
存储温度	T _{STG}	-65	150	°C
输入电压		VSS-0.3	VDD	V
输出电压		VSS-0.3	VDD	V
工作电压	VDD	2	5.5	V
工作频率		DC	16	MHz

(1)超出极限工作范围值可能会造成器件永久性损坏。长期工作在极限额定值下可能会影响器件的可靠性

5.2 ESD 性能

符号	参数	值	单位
VESDHBM	人体模型 (HBM)	±2500	V

5.3 推荐工作条件

参数		最小值	典型值	最大值	单位
结温	T _J	-40		85	°C
工作电压 ⁽²⁾	VDD	2		5	V
工作频率		DC		16	MHz

(2)VDD 电容用 0.1uF，当输入 4V 以上工作时，VDD 串联一个 100R 电阻到芯片 VDD；另外避免芯片 VDD 超过 5.5V 的电压出现，否则可能会对芯片造成不确定的影响。



5.4 电气特性

没有特别注明情况下，以下参数为 (VDD=5V, VSS=0V, T_A=25°C) 测得

Parameters	Symbo l	Condition	Min	Typ	Max	Unit
内部高频 RC 振荡器频率范围	F _{IRC}		0.455		16	MHz
输入引脚输入漏电流	I _{ILKG}	V _{IN} =VDD/VSS			±1	uA
输入高电压	V _{IH2}	施密特触发, VDD=3V	1.2		VDD	V
		施密特触发, VDD=5V	1.5		VDD	
输入低电压	V _{IL2}	施密特触发, VDD=3V	VSS		0.6	V
		施密特触发, VDD=5V	VSS		1	
输出 source 电流	I _{OH1}	Vop=VDD-0.6V, VDD=3V		8		mA
		Vop=VDD-0.6V, VDD=5V		12		mA
	I _{OH2}	Vop=VDD-0.6V, VDD=3V		4		mA
		Vop=VDD-0.6V, VDD=5V		6		mA
输出 sink 电流	I _{OL1}	Vop=VSS+0.6V, VDD=3V		18		mA
		Vop=VSS+0.6V, VDD=5V		28		mA
	I _{OL2}	Vop=VSS+0.6V, VDD=3V		9		mA
		Vop=VSS+0.6V, VDD=5V		14		mA
输入上拉电流	I _{PH}	Input pin, VDD=3V		80		uA
		Input pin, VDD=5V		130		uA
输入下拉电流	I _{PL}	Input pin, VDD=3V		50		uA
		Input pin, VDD=5V		90		uA
省电电流	I _{SB1}	所有输入引脚接 VDD, 输出引脚悬空, WDT/LVR/IRC 禁止			1	uA
	I _{SB2}	所有输入引脚接 VDD, 输出引脚悬空, LVR 使能, WDT /IRC 禁止, VDD=3V		1		uA
		所有输入引脚接 VDD, 输出引脚悬空, LVR 使能, WDT /IRC 禁止, VDD=5V		2.5		uA



Parameters	Symbol	Condition	Min	Typ	Max	Unit
	I _{SB3}	所有输入引脚接 VDD, 输出引脚悬空, WDT/LVR 使能, IRC 禁止, VDD=3V		2.5		uA
		所有输入引脚接 VDD, 输出引脚悬空, WDT/LVR 使能, IRC 禁止, VDD=5V		4.5		uA

6 功能描述

6.1 操作寄存器

6.1.1 MCU 寄存器架构及定义

地址	R PAGE 寄存器	IOC PAGE 寄存器
00	R0 (间接寻址寄存器)	保留
01	R1 (定时计数器)	CONT (控制寄存器)
02	R2 (程序计数器)	保留
03	R3 (状态寄存器)	保留
04	R4 (RAM 选择寄存器)	保留
05	保留	保留
06	R6 (Port 6)	IOC6 (I/O 端口控制寄存器)
07	保留	保留
08	保留	保留
09	保留	保留
0A	保留	保留
0B	保留	IOCB (I/O 端口下拉控制寄存器)
0C	保留	IOCC (I/O 端口漏极开路控制寄存器)
0D	保留	IOCD (I/O 端口上拉控制寄存器)
0E	保留	IOCE (看门狗定时器控制寄存器)
0F	RF (中断状态寄存器)	IOCF (中断屏蔽寄存器)
10~3F	通用寄存器	保留



6.1.2 R0 (间接寻址寄存器, INDF)

- R0 并非实际存期的寄存器,它的主要功能是作为间接寻址指针。任何以 R0 作为指针的指令实际上都是对 RAM 选择寄存器 (R4) 所指的数据进行操作。

6.1.3 R1 (定时器/计数器, TCC)

- TCC 引脚的外部信号边沿或内部指令周期时钟触发 (由 CONT 寄存器的 TE 位设定), 会使 TCC 寄存器加 1。
- 通过复位 PAB 位 (CONT[3]设定)。
- 如 PAB 位被复位, 预分频器分配给 TCC。
- 只有当给 TCC 寄存器赋值时, 预分频计数器的内容将被清零。
- 像其它寄存器一样可读/写。

6.1.4 R2 (程序计数器, PC)

- R2 和堆栈 (5 级) 均为 10 位位宽, 一个程序页为 1024 字长。
- “JMP” 指令直接加载 PC[9:0], 因此 “JMP” 指令允许 PC 跳转到一个程序页的任意位置。
- “CALL” 指令首先加载 PC[9:0], 然后将 PC+1 推入堆栈, 因此子程序的入口地址可位于一个程序页的任意位置。
- 任何向 R2 写入的指令 (如 “ADD R2,A”, “MOV R2,A” 等) 将会使 PC[9:8] 清零, 因此经计算后的跳转地址只能位于一个程序页的头 256 地址空间中。
- 所有指令均是单指令周期指令 (fclk/2), 但会改变 R2 寄存器内容的指令除外, 这些指令的执行需要一个或多个指令周期。




图 5-1 程序计数器结构图



6.1.5 R (状态寄存器 , STATUS)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
RST	GP1	GP0	T	P	Z	DC	C

RST : 复位类型标志位

0 : 其他复位类型引发唤醒复位 (上电复位、低电压复位、WDT 溢出复位、RESET 引脚低电平复位)

1 : 引脚状态改变引发控制器从休眠模式唤醒方式 (P6 引脚状态改变触发唤醒中断)

GP1/GP0 : 通用读/写位

T : 时间溢出标志位

执行 "SLEP" 和 "WDTC" 指令或上电时置 1 , WDT 溢出时复位为 0

P : 省电标志位

上电或执行 "WDTC" 指令时置 1 , 执行 "SLEP" 指令时复位为 0

Z : 零标志位

当算术或逻辑运算结果为 0 时置 1

DC : 辅助进位标志位

C : 进位标志位

6.1.6 R4 (RAM 选择寄存器 , RSR)

- Bit[7:6]为 R4_GP[1 : 0] , 可读写
- Bit[5:0]在间接寻址模式下 , 用于选择寄存器 (地址 : 0x10~0x2F)

6.1.7 R6 (Port 6)

- R6 为 I/O 寄存器
- R6 仅低 6 位可用 , 高 2 位固定为 " 0 "

6.1.8 RF (中断状态寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	-	EXIF	ICIF	TCIF

EXIF : 外部中断标志位 , 由 INT 引脚信号的边沿触发置 1 , 由软件清零

ICIF : Port 6 输入状态改变中断标志位 , Port 6 输入状态改变时触发置 1 , 由软件清零

TCIF : TCC 溢出中断标志位 , TCC 溢出时置 1 , 由软件清零

- RF 寄存器可由指令清零 , 但不由指令置 1
- 从 RF 寄存器中的读取值为 RF 值和 IOCF 值的 " 逻辑与 " 的结果
- 当有中断请求时 , 不管其相应中断屏蔽位的状态如何或者是否执行了 ENI 指令使能全局中断 , 中断状态寄存器中相应标志位 (ICIF 除外) 都将置 1

6.1.9 CONT (控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
GP	INT	TS	TE	PAB	PSR2	PSR1	PSR0



GP : 通用寄存器

INT : 中断使能标志位

0 : 被 DISI 或硬件中断 (即不包括 INT 指令中断) 屏蔽

1 : 被 ENI/RETI 指令使能

TS : TCC 信号源选择位

0 : 内部指令周期时钟, P62 为双向 I/O 引脚

1 : TCC 引脚的跳变信号, P62 复用为 TCC 引脚

TE : TCC 信号边沿选择位

0 : TCC 引脚上升沿 TCC 计数器加 1

1 : TCC 引脚下降沿 TCC 计数器加 1

PAB : 预分频器分配位

0 : TCC

1 : WDT

PSR : TCC/WDT 预分频比选择位

PSR2	PSR1	PSR0	TCC 预分频比	WDT 预分频比
0	0	0	1:2	1:1
0	0	1	1:4	1:2
0	1	0	1:8	1:4
0	1	1	1:16	1:8
1	0	0	1:32	1:16
1	0	1	1:64	1:32
1	1	0	1:128	1:64
1	1	1	1:256	1:128

6.1.10 IOCB (I/O 端口控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	P6_IO5	P6_IO4	P6_IO3	P6_IO2	P6_IO1	P6_IO0

0 : 相关 I/O 引脚置为输出

1 : 相关 I/O 引脚置为高阻态 (输入)

6.1.11 IOCB (I/O 端口下拉控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	P6_PD2	P6_PD1	P6_PD0	-	-	-	-

0 : 相关 I/O 引脚使能内部下拉功能

1 : 禁止相关 I/O 引脚内部下拉功能

6.1.12 IOCC (I/O 端口漏极开路控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	P6_OD5	P6_OD4	-	P6_OD2	P6_OD1	P6_OD0

0 : 禁止相关 I/O 引脚漏极开路功能



1 : 相关 I/O 引脚使能漏极开路功能

- P63 输出模式固定为漏极开路输出

6.1.13 IOCD (I/O 端口上拉控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	P6_PU5	P6_PU4	P6_PU3	P6_PU2	P6_PU1	P6_PU0

0 : 相关 I/O 引脚使能内部上拉功能

1 : 禁止相关 I/O 引脚内部上拉功能

- P63 复用为 RESET 引脚时, 强制使能内部上拉功能

6.1.14 IOCE (看门狗定时器控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
WDT_EN	EIS	EIE	-	-	-	-	-

WDT_EN : 看门狗定时器使能控制位

0 : 禁止 WDT

1 : 使能 WDT

EIS : P60 复用功能控制位

0 : 禁止复用, P60 为双向 I/O 引脚

1 : 使能复用, P60 复用为外部中断输入引脚

EIE : 外部中断边沿选择位

0 : 上升沿触发外部中断

1 : 下降沿触发外部中断

6.1.15 IOCF (中断屏蔽寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	-	-	-	EXIE	ICIE	TCIE

EXIE : EXIF 中断使能位

0 : 禁止 EXIF 中断

1 : 使能 EXIF 中断

ICIE : ICIF 中断使能位

0 : 禁止 ICIF 中断

1 : 使能 ICIF 中断

TCIE : TCIF 中断使能位

0 : 禁止 TCIF 中断

1 : 使能 TCIF 中断

6.2 TCC/WDT 预分频器

TCC 和 WDT 共用一个由 8 位计数器构成的预分频器。在某一时刻, 预分频器只能分配给 WTD 和 TCC 两者之一。由 CONT 寄存器的 PAB 位设置预分频器的分配情况, PSR0~PSR2

设置预分频比。在 TCC 模式下，每次向 TCC 寄存器写入值都会刷新 TCC 计数器。在 WDT 模式下，看门狗定时器由“WDTC”指令清零。图 5 是了 TCC/WDT 模块示意图




图 5 TCC 及 WDT 模块示意图

- R1 (TCC) 为 8 位定时器/计数器。TCC 时钟源可为内部时钟或外部时钟（由 TCC 引脚输入，触发沿可选择）。如果是内部时钟，每个指令周期 TCC 加 1（无预分频器）；如果是外部时钟，则 TCC 由外部信号边沿触发
- WDT 是一个自由运行的片内 RC 振荡器。当振荡驱动器关闭后，WDT 依然运行，如在休眠模式下即如此。WDT 溢出将引起复位（若 WDT 使能）。在正常工作下，WDT 可由软件设置 IOCE 寄存器的 WDTE 位来使能或禁止。在没有预分频情况下，WDT 溢出周期约为 18ms

6.3 I/O 端口

I/O 端口 P 6 均为双向 I/O 口。P6 口都可由软件设置为内部上拉或漏极开路输出，都具有输入状态变化中断（或唤醒）功能，表 1 为 P6 输入状态改变唤醒/中断功能的用法。P60~P62 可由软件设置为下拉。P6 口各 I/O 引脚可由 I/O 控制寄存器设置为输入或输出。I/O 寄存器和 I/O 控制寄存器均可读写。

表 1 P6 输入状态改变唤醒/中断功能的用法	
(I) P6 输入状态改变触发唤醒	(II) P6 输入状态改变中断
(a) 休眠前	1.读 Port 6



1.禁止 WDT	2.执行 “ENI”
2.读 Port 6	3.使能中断 (置 1, ICIF 置 1)
3.执行 “ENI” 或 “DISI” 指令	4.如果 Port 6 输入状态改变 (中断)
4.使能中断 (置 1, ICIF 置 1)	→中断向量 (008H)
5.执行 “SLEEP” 指令	
(b)唤醒后	
1.如果 “ENI” →中断向量 (008H)	
2.如果 “DISI” →下一条指令	

6.4 复位与唤醒

6.4.1 复位与唤醒功能

复位可由下面情况引发：

- 上电复位
- RESET 引脚输入为低
- WDT 溢出 (若 WDT 使能)

检测到复位状态后，器件将保持在周期为大约 18ms (振荡器起振时间周期) 的复位状态下。一旦发生复位，以下操作将被执行，

- 振荡器运行或起振 (休眠模式下)。
- 程序计 (R2) 所有位都设置为 “0”。
- 所有 I/O 端口引脚被配置为输入模式(高阻态)。
- 看门狗定时器和预分频器清零。
- 上电后，R3 寄存器的高 3 位清零。
- CONT 寄存器中，除 Bit 6 (INT 标志位)外，其它所有位都置为 “1”。
- IOCB 寄存器的所有位置为 “1”。
- IOCC 除 Bit4 外，其他位寄存器清零。
- IOCD 寄存器的所有位置为 “1”。
- IOCE 寄存器的 Bit6 清零，Bit7 和 Bit 5 置为 “1”。
- RF 寄存器的 Bits 0~2 和 IOCF 寄存器的 bits 0~2 清零。

执行 SLEP 指令可进入休眠模式 (省电模式)。进入休眠模式时，WDT (若使能) 清 0 但继续运行微控制器可被如下情况唤醒：

- RESET 引脚的外部复位信号输入。
- WDT 溢出 (若使能)。
- PORT6 端口输入状态改变 (若使能)。



前两种情况引起 XMC8P53 复位。R3 的 T、P 标志可用于确定复位源。第 3 种情况下唤醒后程序继续执行，由中断状态来决定程序是否装入中断处理程序。如果在 SLEP 指令执行前执行 ENI 指令，程序将从地址 0X08 处执行中断处理。如果在执行 SLEP 指令前执行 DISI 指令，程序将从 SLEP 指令后继续执行

- 如果休眠前 PORT6 输入唤醒使能，则 WDT 应由软件禁止（代码选择寄存器中 WDT 仍为使能）。因此，XMC8P53 可被 A、C 两种情况唤醒。
- 如果 WDT 使能，则 PORT6 输入唤醒应禁止。因此，XMC8P53 可被 A、B 两种情况唤醒。

如果 PORT6 输入编号中断用于唤醒单片机，则如下指令在 SLEP 指令前执行：

```

MOV  A, @0BXX000110          ; 选择 TCC 内部时钟
CONTW
CLR  R1                       ; TCC 和预分频器清 0
MOV  A, @0BXXX1110          ; 选择 WDT 预分频
CONTW
WDTC      ; 清 WDT 和预分频器
MOV  A, @0B0XXXXXXX          ; WDT 禁止
IOW  RE
MOV  R6, R6                   ; 读 PORT6 端口
MOV  A, @0B00000X1X          ; 使能 PORT6 输入变化中断
IOW  RF
ENI (OR DISI)                ; 使能 (或禁止) 全局中断
SLEP

```

注意：

- 从休眠模式唤醒后，WDT 被自动使能。所以在从休眠模式唤醒后，应该在程序中合理的定义 WDT 使能/禁止操作
- 为防止在 Port 6 输入状态改变中断进入中断向量或被用作唤醒 MCU 时产生复位，WDT 预分频比必须设置为大于 1:1。

6.4.2 寄存器初值总结

Address	Name	Reset Type	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
N/A	IOC6	Bit Name	X	X	X	C64	C63	C62	C61	C60
		Power-on	1	1	1	1	1	1	1	1
		/RESET and WDT	1	1	1	1	1	1	1	1
		Wake-up from Pin Changed	P	P	P	P	P	P	P	P



0x06	P6	Bit Name	X	X	P65	P64	P63	P62	P61	P60	
		Power-on	0	0	0	0	0	0	0	0	0
		/RESET and WDT	0	0	0	0	0	0	0	0	0
		Wake-up from Pin Changed	P	P	P	P	P	P	P	P	P
N/A	CONT	Bit Name	CONT_GP	INT	TS	TE	PAB	PSR2	PSR1	PSR0	
		Power-on	0	0	1	1	1	1	1	1	1
		/RESET and WDT	0	0	1	1	1	1	1	1	1
		Wake-up from Pin Changed	0	P	P	P	P	P	P	P	P
0x00	R0 (IAR)	Bit Name	-	-	-	-	-	-	-	-	
		Power-on	U	U	U	U	U	U	U	U	
		/RESET and WDT	P	P	P	P	P	P	P	P	
		Wake-up from Pin Changed	P	P	P	P	P	P	P	P	
0x01	R1 (TCC)	Bit Name	-	-	-	-	-	-	-	-	
		Power-on	0	0	0	0	0	0	0	0	
		/RESET and WDT	0	0	0	0	0	0	0	0	
		Wake-up from Pin Changed	P	P	P	P	P	P	P	P	
0x02	R2 (PC)	Bit Name	-	-	-	-	-	-	-	-	
		Power-on	0	0	0	0	0	0	0	0	
		/RESET and WDT	0	0	0	0	0	0	0	0	
		Wake-up from Pin Changed	*P	*P	*P	*P	*P	*P	*P	*P	
0x03	R3 (SR)	Bit Name	RST	GP1	GP0	T	P	Z	DC	C	
		Power-on	0	1	1	1	1	1	1	1	
		/RESET and WDT	0	1	1	1/0	1	1	1	1	
		Wake-up from Pin Changed	1	P	P	1	0	P	P	P	
0x04	R4 (RSR)	Bit Name	GP2	GP1	RSR5	RSR4	RSR3	RSR2	RSR1	RSR0	
		Power-on	1	1	0	0	0	0	0	0	
		/RESET and WDT	1	1	0	0	0	0	0	0	
		Wake-up from Pin Changed	P	P	P	P	P	P	P	P	
0x0F	RF (ISR)	Bit Name	X	X	X	X	X	EXIF	ICIF	TCIF	
		Power-on	0	0	0	0	0	0	0	0	
		/RESET and WDT	0	0	0	0	0	0	0	0	
		Wake-up from Pin Changed	0	0	0	0	0	P	P	P	



0x0B	IOCB	Bit Name	X	PD2	PD1	PD0	X	X	X	X
		Power-on	1	1	1	1	1	1	1	1
		/RESET and WDT	1	1	1	1	1	1	1	1
		Wake-up from Pin Changed	P	P	P	P	1	1	1	1
0x0C	IOCC	Bit Name	X	X	OD5	OD4	X	OD2	OD1	OD0
		Power-on	0	0	0	0	0	0	0	0
		/RESET and WDT	0	0	0	0	0	0	0	0
		Wake-up from Pin Changed	0	0	P	P	P	P	P	P
0x0D	IOCD	Bit Name	X	X	/PU5	/PU4	/PU3	/PH2	/PU1	/PU0
		Power-on	1	1	1	1	1	1	1	1
		/RESET and WDT	1	1	1	1	1	1	1	
		Wake-up from Pin Changed	1	1	P	P	P	P	P	P
0x0E	IOCE	Bit Name	WDT EN	EIS	EIE	X	X	X	X	X
		Power-on	1	0	1	1	1	1	1	1
		/RESET and WDT	1	0	1	1	1	1	1	1
		Wake-up from Pin Changed	1	P	1	1	1	1	1	1
0x0F	IOCF	Bit Name	X	X	X	X	X	EXIE	ICIE	TCIE
		Power-on	1	1	1	1	1	0	0	0
		/RESET and WDT	1	1	1	1	1	0	0	0
		Wake-up from Pin Changed	1	1	1	1	1	P	P	P
0x10 ~ 0x2F	R10~ R2F	Bit Name	-	-	-	-	-	-	-	-
		Power-on	U	U	U	U	U	U	U	U
		/RESET and WDT	P	P	P	P	P	P	P	P
		Wake-up from Pin Changed	P	P	P	P	P	P	P	P

惯例: X: 未使用。 U: 未知或不用关心。 -: 未定义。 P: 复位前的值

6.4.3 状态寄存器的 RST, T 和 P 的状态

复位可由以下事件引发：

- 上电
- RESET 引脚上的高-低-高信号脉冲
- 看门狗定时器溢出



可用表 2 中的 RST、T 和 P 标志位的取值判断唤醒处理器的事件源。

表 3 显示了可能会影响 RST、T 和 P 标志位状态的事件。

表 2 复位后 RST、T 和 P 标志位的值

复位类型	RST	T	P
上电	0	1	1
正常模式下的/RESET 引脚信号引发复位	0	1	1
休眠模式下/RESET 引脚信号触发唤醒	0	1	0
正常模式下的 WDT 溢出复位	0	0	1
休眠模式下的 WDT 溢出唤醒	0	0	1
休眠模式下的引脚输入状态改变触发唤醒	1	1	0

*P: 复位前的值

表 3 事件发生后 RST、T 和 P 的状态

事件	RST	T	P
上电	0	1	1
WDTC 指令	*P	1	1
WDT 溢出	0	0	1
SLEP 指令	*P	1	0
休眠模式下引脚状态改变触发唤醒	1	1	0

*P: 复位前的值

6.5 中断

XMC8P53 有如下三种下降沿触发中断源:

- TCC 溢出中断
- Port 6 输入状态改变中断
- 外部中断 [(P60, /INT) 引脚]

当引脚状态改变时, Port 6 的每个引脚均具有此特性。但当引脚被配置为输出或 P60 引脚配置为/INT 时, 相应引脚则失去此功能特性, P62 配置为 TCC 输入时, P63 配置为外部复位时, 失去该特性。当通过执行 SLEP 指令使控制器进入休眠模式前, 配置为输入的 Port 6 端口输入状态改变功能被使能, 则 Port 6 输入状态改变中断可使 XMC8P53 从休眠模式唤醒。器件唤醒后, 如果全局中断被禁止, 控制器将从 SLEP 指令的下一条指令处开始执行; 如果全局中断被使能, 控制器将跳转到中断向量 008H 处开始执行。



RF 寄存器是中断状态寄存器，它的相应标志位记录对应的中断请求。IOCF 寄存器是中断屏蔽寄存器。全局中断可通过执行 ENI 指令使能，通过执行 DISI 指令禁止。当产生某个中断（若使能），程序计数器将跳转到地址 008H 处。在中断服务子程序中，可通过查询 RF 寄存器的标志位的状态判断中断源。在离开中断服务子程序前，必须通过指令清除中断标志位，这样可避免中断嵌套。

当有中断请求时，不管其相应中断屏蔽位的状态如何或者是否执行了 ENI 指令使能全局中断，中断状态寄存器（RF）中的相应标志位（ICIF 位除外）都将被置 1。注意，从 RF 寄存器读取的值是 RF 和 IOCF 的逻辑与的结果（参考图 6-1）。RETI 指令结束中断服务子程序并使能全局中断（执行 ENI）。




图 6-1 中断输入电路

6.6 内部 RC 震荡

XMC8P53 提供了种通用的内部 RC 模式其默认频率为 4MHz。内部 RC 振荡模式还有其它频率值:16 MHz、8MHz、2MHz、1MHz 和 455KHz，可通过编程设置代码选项位 IRC 选



择内部 RC 振荡模式的六个频率值。这六个主频均可通过编程代码选项位 CLK_IRC_TRIM 进行校准。

6.7 指令集

指令集中的每条指令均是 13 位。指令分为一个操作码和一个或多个操作。一般情况下，除非指令的执行改变了程序计数器的值("MOV R2,A", "ADD R2,A")或者对 R2 的算术或逻辑操作 (例如, "SUB R2,A", "BS (C) R2,6", "CLR R2",.....)，否则执行所有的指令都只占用单个指令周期 (一个指令周期包含 2 个振荡周期)。对于特殊的指令，执行指令需要两个指令周期。

如：在执行"JMP", "CALL", "RET", "RETL", "RETI"或条件测试结果为“真”的条件转移指令 ("JBS", "JBC", "JZ", "JZA", "DJZ", "DJZA")和向程序计数器写入的指令的执行均占用两个指令周期

另外，指令集具有如下特性：

- (1) 任何寄存器的每个位都可被置 1、清零或直接测试。
- (2) I/O 寄存器可被当作通用寄存器。也就是，相同的指令可操作 I/O 寄存器。

符号“R”表示一个寄存器指示符，用来指定指令操作哪个寄存器(包括操作寄存器和通用寄存器)。

“b”表示一个位指示符，指定位于 R 寄存器中会影响操作的位。

“K”代表一个 8 位或 10 位常数或立即数。

助记符	操作	受影响标志位
NOP	空操作	无
DAA	A 累加器十进制调整	C
CONTW	A→CONT	无
SLEP	0→WDT, 振荡器停振	T,P
WDTC	0→WDT	T,P
IOW R	A→IOCR	无 ¹
ENI	使能全局中断	无
DISI	禁止全局中断	无
RET	子程序跳出指令, [栈顶]→PC	无
RETI	中断处理程序跳出指令, [栈顶]→PC, 使能全局中断	无
CONTR	CONT→A	无
IOR R	IOCR→A	无 ¹
MOV R,A	A→R	无
CLRA	0→A	Z
CLR R	0→R	Z
SUB A,R	R-A→A	Z,C,DC
SUB R, A	R-A→R	Z,C,DC
DECA R	R-1→A	Z
DEC R	R-1→R	Z
OR A,R	A R → A	Z
OR R,A	A R → R	Z
AND A,R	A & R→A	Z
AND R,A	A & R→R	
XOR A,R	A ⊕ R→A	Z



XOR R,A	$A \oplus R \rightarrow R$	Z
ADD A,R	$A + R \rightarrow A$	Z,C,DC
ADD R,A	$A + R \rightarrow R$	Z,C,DC
MOV A,R	$R \rightarrow A$	Z
MOV R,R	$R \rightarrow R$	Z
COMA R	$\sim R \rightarrow A$	Z
COM R	$\sim R \rightarrow R$	Z
INCA R	$R+1 \rightarrow A$	Z
INC R	$R+1 \rightarrow R$	Z
DJZA R	$R-1 \rightarrow A$, 如执行结果为 0, 跳过下一指令	无
DJZ R	$R-1 \rightarrow R$, 如执行结果为 0, 跳过下一指令	无
RRCA R	$R(n) \rightarrow A(n-1), R(0) \rightarrow C, C \rightarrow A(7)$	C
RRC R	$R(n) \rightarrow R(n-1), R(0) \rightarrow C, C \rightarrow R(7)$	C
RLCA R	$R(n) \rightarrow A(n+1), R(7) \rightarrow C, C \rightarrow A(0)$	C
RLC R	$R(n) \rightarrow R(n+1), R(7) \rightarrow C, C \rightarrow R(0)$	C
SWAPA R	$R(3:0) \rightarrow A(7:4), R(7:4) \rightarrow A(3:0)$	无
SWAP R	$R(3:0) \leftrightarrow R(7:4)$	无
JZA R	$R + 1 \rightarrow A$, 如加 1 后结果为 0, 跳过下一指令	无
JZ R	$R + 1 \rightarrow R$, 如加 1 后结果为 0, 跳过下一指令	无
BC R,b	$0 \rightarrow R(b)$	无 ²
BS R,b	$1 \rightarrow R(b)$	无 ³
JBC R,b	如果 $R(b)=0$, 跳过下条指令	无
JBS R,b	如果 $R(b)=1$, 跳过下条指令	无
CALL K	$PC+1 \rightarrow [堆栈], K \rightarrow PC$	无
JMP K	$K \rightarrow PC$	无
MOV A,K	$K \rightarrow A$	无
OR A,K	$A K \rightarrow A$	Z
AND A,K	$A \& K \rightarrow A$	Z
XOR A,K	$A \oplus K \rightarrow A$	Z
RETL K	$K \rightarrow A, [栈顶] \rightarrow PC$	无
SUB A,K	$K-A \rightarrow A$	Z,C,DC
INT	$PC + 1 \rightarrow 堆栈, 0x001 \rightarrow PC$	无
ADD A,K	$K+A \rightarrow A$	Z,C,DC

注: ¹此指令仅适用于 IOC6, IOCB ~ IOCF


²指令不建议用于操作 RF 寄存器

³此指令不能操作 RF 寄存器




7 波形图


TCC 输入时序 (CLKS="0")



内部 16MHz RC vs 供电电压 ($T_a=25^\circ\text{C}$)




内部 16MHz RC vs 温度 ($T_a=25^\circ\text{C}$)





8 封装尺寸


SOP-8



Symbol	Dimensions In Millimeters		
	MIN	NOM	MAX
A	-	-	1.77
A1	0.08	0.18	0.28
A2	1.20	1.4	1.60
A3	0.55	0.65	0.75
b	0.39	-	0.48
b1	0.38	0.41	0.43
c	0.21	-	0.26
c1	0.19	0.2	0.21
D	4.7	4.9	5.1
E	5.80	6	6.20
E1	3.70	3.9	4.10
e	1.27BSC		
L	0.50	0.65	0.80
L1	1.05BSC		
θ	0°	-	8°



SOT23-6



Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	1.050	1.250	0.041	0.049
A1	0.000	0.100	0.000	0.004
A2	1.050	1.150	0.041	0.045
b	0.300	0.500	0.012	0.020
c	0.100	0.200	0.004	0.008
D	2.820	3.020	0.111	0.119
E	1.500	1.700	0.059	0.067
E1	2.650	2.950	0.104	0.116
e	0.950		0.037	
e1	1.800	2.000	0.071	0.079
L	0.300	0.600	0.012	0.024
θ	0°	8°	0°	8°